Nama : Gaitsha Azzahra Devitrya

Kelas : 2A-TNK 1


NIM : 231344012

Minggu: 02

Hari, tanggal : Rabu, 28 Agustus 2024


RANGKAIAN D FLIP FLOP

1. Rangkaian D-Flip Flop



Rangkaian D-Flip flop digunakan untuk menyimpan data pada waktu yang telah di tentukan dan menahannya hinga dibutuhkan. Dengan kata lain, masukan data ditunda hingga satu pulsa clock sebelum terlihat pada keluaran. Rangkaian D Flip flop hanya memiliki set, reset, dan memori.


Rangkaian :



Tabel kebenaran ;


Clk(T)	D	Q(t+1)
0	X	Q(t)
1	0	0
1	1	1

- Q(t) adalah keadaan sesaat sebelum di pengaruhi oleh clock.
- Q(t+1) adalah keadaan sesaat sesudah di pengaruhi oleh clock.
- D=Q(t) apabila clock aktif.
- Dari table kebenaran diatas, saat clock tidak aktif maka berapapun nilai D, output akan selalu dalam keadaan memori.



Gambar diatas merupakan timing diagram pada rangkaian D Flip flop, timing diagram dapat menggambarkan perubahan kondisi objek sepanjang waktu. Timing diagram menggambarkan lebih jelas bagaimana keadaan output yang dipengaruhi oleh keadaan clock. Output Q akan terjadi perubahan nilai/keadaan dari logic 0 ke 1 atau sebaliknya hanya Ketika clock berada dalam keaadan high atau berlogic 1. Dan Ketika clock berada dalam keadaan low atau berlogic 0, output Q akan dalam keadaan memori/mengikuti keadaan sebelumnya.

2. Rangkaian Master slave D flip flop



Rangkaian master slave flip flop merupakan rangkaian kombinasi dua rangkaian D flip flop, yang memiliki fungsi berbeda yang dapat disebut Master dan Slave. Output yang dihasilkan oleh slave akan ditentukan oleh output Master.





- Ketika master berlogika 1, maka slave berlogika 0
- Ketika master berlogika 0, maka slave berlogika 1
- Output yang dihasilkan ketika master aktif, slave dalam keadaan memori
- Output yang dihasilkan ketika master dalam keadaan memori , slave aktif.

Dari rangkaian master slave D flip flop dapat dilihat bahwa output yang dihasilkan master yaitu Qm = Ds (Input Slave), dan output dari slave adalah Qs.


3. Kondisi clock


- Aktif pada logika tinggi yaitu pada saat sinyal clock berada berada dalam logika tinggi (1).
- Aktif pada logika rendah yaitu pada saat sinyal clock berada berada dalam logika rendah (0).
- Transisi naik merupakan perubahan sinyal clock dari logika rendah (0) ke logika tinggi (1).

- Transisi turun merupakan perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0).

No	Kondisi Clock	Simbol Kondisi
1	Transisi Naik	
2	Transisi Turun	
3	Logika Tinggi	
4	Logika Rendah	

4. Rangkaian D Flip-Flop Sisi Naik (Positive Edge-Triggered)





5. Rangkaian D Flip-Flop Sisi Turun (Negative Edge-Triggered)

